1. 所有錄訓學員均已通知完畢。(如有遺漏請再來信確認) 為確保聯繫順暢，助教有建立訓練課程的line群組。 2. 仍有想要報名的學員，在本週六前仍可報名。 3. 有住宿需求的同學，學校可從週日開始住宿。 4. 有停車需求同學，校內可停車(收費)，校外有免費停車位。通勤可搭捷運或泛航。
Re: [情報] 免費參加ic設計培訓課程(還可拿獎勵金)
※ [本文轉錄自 Electronics 看板 #1W6_l7AY ] 作者: andyping (19930905) 看板: Electronics 標題: [問題] 5 pin pmos ? 時間: Thu Feb 4 21:51:01 2021 目前在試新製程的layout 昨天突然遇到spice寫法pmos5pin 真的有這個東西嗎？ xmp0 d g s b sub model w=? L=? 一般常理而言應該是4pin吧 想請教有遇過的前輩? 因為他的layout diff就分兩個layer pdiff ndiff 之類的 有些製程考量的原因導致要分開嗎？ 我是原po 目前在弄layout 但看到有5pin的mos 請問算很常見的元件嗎？ — ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.228.56.74 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1612446663.A.2A2.html ※ 編輯: andyping (36.228.56.74 臺灣), 02/04/2021 21:55:20
→ andyping: drain gate source body是基本的 p body接body vdd02/04 22:37
→ andyping: nbody接gnd 但他告訴我最後sub接gnd的用意是指?02/04 22:37
推 jfsu: x開頭是subckt，這顆MOS裏頭可能有其他寄生元件 ex: diode02/04 22:42
→ andyping: 感覺不是啊 我spi有宣告.subckt model name d g s b s02/04 22:52
→ andyping: ub跟寄生元件感覺無關 而且他diff分兩個我最近看到有點02/04 22:52
→ andyping: 傻眼 正常layout active region只會一層layer表示 然02/04 22:52
→ andyping: 而跑lvs如果用正常pmos寫法他會missing instance02/04 22:52
→ andyping: 更正 我是拿他製程的cdl呼叫進去的02/04 22:53
※ 發信站: 批踢踢實業坊(ptt.cc) ※ 轉錄者: andyping (36.228.56.74 臺灣), 02/04/2021 23:06:55 ※ 編輯: andyping (36.228.56.74 臺灣), 02/04/2021 23:09:43
推 bluemkevin: sub 不就是 substrate? 02/04 23:10
→ andyping: 對啊 02/04 23:12
推 UDK0821: 是有deep nw的製程嗎 02/04 23:15
→ andyping: 我比較想知道的是p sub接地一般不用寫吧 但是昨天遇到 02/04 23:15
→ andyping: 的spice 要加 不然lvs會missing instance 02/04 23:15
→ andyping: 我是不知為何這個製程需要多此一舉啦? 02/04 23:15
推 skysleep: 其實也有5t,6t的MOSFET,可以吧well結構畫看看應該可以知 02/04 23:15
→ skysleep: 道 02/04 23:15
→ andyping: 目前沒有用dnw 02/04 23:15
推 kk123: psub to nwell 有寄生 diode 第五隻腳就是 psub pin. 02/04 23:26
→ andyping: 瞭解了 那為何4 pin mos可以不用寫呢？ 02/04 23:51
→ tenseven: dnw只有nmos才有吧 02/04 23:54
→ andyping: 目前已解 應該是BCD製程的原因 02/05 00:06
→ marvyuh: 5 terminal 的MOS很多 不是只有bcd才有 RF也有類似的元 02/05 00:30
→ marvyuh: 件 看spice model 怎麼做 基本上LVS就是跟著spice model 02/05 00:30
→ marvyuh: 02/05 00:30
噓 bulcas: 這文跟科技業的關係是 ？ 02/05 00:50
推 jay89929: 不懂樓上噓什麼，這還是業界範疇的討論啊 02/05 01:16
推 William717: 樓樓上不知道spice 這種回覆情有可原 02/05 01:30
推 seraphwind: 乞丐趕廟公XD 02/05 02:34
→ HFET: 同意14樓 02/05 06:32
→ h7705060: 有些公司會在BCD 製程 出4T跟5T,甚至6T的 model 現在PMI 02/05 09:02
→ h7705060: C一堆high-side 應用客戶有各種抬壓需求 有的抬在P-SUB 02/05 09:02
→ h7705060: 有的抬在DNW有的要在Source 抬,整合很崩潰每次都要幫客 02/05 09:02
→ h7705060: 戶量測他的需求,客戶也會不爽你們的DSM 這麼難用,所以才 02/05 09:02
→ h7705060: 衍生出這些5隻腳6隻腳的model 02/05 09:02
噓 SolomonTab: 幹！ 蔡逼八！！！ 你隨便一個類比IC mos外圍要掛幾個 02/05 10:38
→ SolomonTab: Diode breakdown多大你爽就好 5T 6T很常見好嗎！ 02/05 10:38
→ SolomonTab: GG model team 就包含LVS PDK SPICE 02/05 10:40
推 SolomonTab: 而且我們ATD 也會鎖BV 你不懂直接在會議問就好啦！ 02/05 10:44
噓 republic: 去問FAB怎麼定義不就好了….好笑的是板上也都是學生 02/05 10:51
→ republic: 回答不了你的問題.. 02/05 10:51
推 hugh5130: 應該是下面有墊一層HV_Well，主要應用在大面板LV 1.8V 02/05 10:54
→ hugh5130: 的LVP device 02/05 10:54
→ VicLien: DNW 02/05 11:06
→ andyping: 我覺得有些意見對的啦 謝謝指教 02/05 11:08
推 samm3320: 版上哪來那麼多學生，都老人了 02/05 11:33