1. 所有錄訓學員均已通知完畢。(如有遺漏請再來信確認) 為確保聯繫順暢，助教有建立訓練課程的line群組。 2. 仍有想要報名的學員，在本週六前仍可報名。 3. 有住宿需求的同學，學校可從週日開始住宿。 4. 有停車需求同學，校內可停車(收費)，校外有免費停車位。通勤可搭捷運或泛航。
Re: [情報] 免費參加ic設計培訓課程(還可拿獎勵金)
※ 引述《zeroforcing (ZF)》之銘言： : 各位版友好, : Serdes數位部分網路上資訊似乎相對少… : 本身也有和c版友相同的問題, : 目前自己查跟問的方向或內容, : 看起來似乎是在做DCDR(digital filter?)跟PLL的部分, : 不知道我的理解有沒有問題, : 也想了解數位在serdes的發展, : 謝謝! 對於現今的IC裝置來說 Serdes 已經是一種不可或缺且至為關鍵的元件 看看目今的通訊匯流排(接口)，Ex. PCI-E, SATA, USB, Ethernet, FC ….etc. 哪一個不是串列埠 尤其是那種高速的串列埠，phy的好壞反而是產品成敗的關鍵 雖然比起Logic迴路設計，Serdes比較乏味 卻是在IC設計中，比較難以掌握的一塊，也是決定勝負的一塊 如果將IC設計所需要做的部分分成：FW、Logic迴路、Serdes(phy)三塊 則我看到的趨勢是：FW及Serdes 這兩塊是越來越大， 而Logic迴路這一塊則是越來越小 以上，是我這個曾經沾過邊的人 隨便說說，有內行的人 再來補充或指正吧！ — ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.32.249.24 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1611711286.A.612.html ※ 編輯: csfgsj (218.32.249.24 臺灣), 01/27/2021 09:36:12
推 p23j8a4b9z: Serdes缺少難進 而且幾乎都外包ip 像google amaz還會 01/27 10:00
→ p23j8a4b9z: 找數位的 如果能做數位還是去數位比較好 01/27 10:00
→ dslite: 難度很高 台灣有公司敢做？ 01/27 10:04
聽過的故事(道聽途說) 以前Avago 併LSI 時，Avago的PHY 能做到100G，LSI PHY 只能做到12G 後來LSI的PHY 就通通改用 Avago的PHY，然後原來的LSI PHY 部門就整個被裁掉 (一堆印度阿三回家吃自己) Avago(現在的Broadcom)也賣了不少Serdes給華為(一年數億美金) 高速的Serdes華為自己也做不出來，所以千方百計想要偷別人的技術 (自己也曾被獵人頭諮詢過，怕被告不敢多說)
推 zeroforcing: p大不好意思 您指的數位是? 01/27 11:09
※ 編輯: csfgsj (218.32.249.24 臺灣), 01/27/2021 11:27:34